WWW.KONFERENCIYA.SELUK.RU

БЕСПЛАТНАЯ ЭЛЕКТРОННАЯ БИБЛИОТЕКА - Конференции, лекции

 

Pages:   || 2 | 3 |

«Е.М. Воробьёва, В.Д. Иванченко ОСНОВЫ СХЕМОТЕХНИКИ КОНСПЕКТ ЛЕКЦИЙ В двух частях Часть ІІ Учебные модули 3, 4 Одесса 2012 УДК 621.38:681.14:621.396 План УМИ 2012 г. В – 75 Рецензент – ...»

-- [ Страница 1 ] --

Государственная служба специальной связи и защиты

информации Украины

Администрация государственной службы специальной связи и

защиты информации Украины

Одесская национальная академия связи им. А.С.Попова

Кафедра Основы схемотехники

Е.М. Воробьёва, В.Д. Иванченко

ОСНОВЫ СХЕМОТЕХНИКИ

КОНСПЕКТ ЛЕКЦИЙ

В двух частях Часть ІІ Учебные модули 3, 4 Одесса 2012 УДК 621.38:681.14:621.396 План УМИ 2012 г.

В – 75 Рецензент – докт. физ.-мат. наук, профессор Сергей Данилович Каим, Одесский национальный университет им. И.И. Мечникова Воробьёва Е.М. Основы схемотехники: конспект лекций. В двух частях / Е.М. Воробьева, В.Д. Иванченко. – Одесса: ОНАС им. А.С. Попова, 2012. – Ч. 2. – 136 с.: ил.

Приводятся основные схемы аналоговых, цифровых, аналого-цифровых, цифро-аналоговых устройств на электронных приборах и интегральных микросхемах, оптоэлектронных, индикаторных приборов и лазеров.

Рассматриваются принципы их действия, характеристики, параметры, методика расчёта, функциональные возможности и устойчивость к влиянию окружающей среды.

Материал конспекта распределён по учебным модулям и лекциям.

Конспект лекций предназначен для студентов высших учебных заведений “Телекоммуникация” связи, обучающихся по специальностям и “Радиотехника”, а также может быть полезным для специалистов связи.

© Е.М. Воробьёва, В.Д. Иванченко, © Одесская национальная академия связи им. А.С. Попова,

СТРУКТУРА МОДУЛЕЙ

Структура учебного модуля Занятия Самост. работа Лекции Смысловой модуль (в том числе (часов) прак лабор. инд. зад.) Модуль 3. Аналоговая схемотехника на ИМС Учебное время: лк – 16 ч, пз – 8 ч, лб – 8 ч.

1. Комбинационные устройства: шифраторы, дешифраторы, ЦАП, АЦП 2. Дифференциальные усилители, 8 4 4 операционные усилители 3. Тематика дополнительного к лекциям материала 16 8 8 Всего часов Структура учебного модуля Самост. работа Занятия Лекции Смысловой модуль (в том числе (часов) прак лабор. инд. зад.) Модуль 4. Каскады на ОУ Учебное время: лк – 18 ч., пз – 10 ч., лб – 8 ч.

1. Каскады на ОУ, Питание ОУ, 8 4 4 автогенераторы, ЗУ 2. Фотоэлектрические, излучательные и 10 6 4 индикаторные приборы 3. Тематика дополнительного к лекциям материала Всего часов 3.1. Комбинационные устройства Шифраторы, дешифраторы, мультиплексоры, демультиплексоры, ЦАП, АЦП.

3.2. Дифференциальные усилители Дифференциальные усилители с резистивной нагрузкой. Подавление наводок. Дифференциальные усилители с динамической нагрузкой.

Тематика дополнительного к лекциям материала. Параметры усилителя. Сравнительная характеристика усилителей на БТ и ПТ. ОС по току и напряжению. Истоковые повторители. Частотные свойства усилителей.

4.1. Операционные усилители (ОУ), каскады на ОУ Операционные усилители (ОУ). Каскады на ОУ. Питание ОУ.

Автогенераторы. Регулировки в ОУ.

Тематика дополнительного к лекциям материала.

Логарифматор, антилогарифматор, ограничитель на ОУ. Параметры ОУ.

Мультивибраторы на БТ и ОУ.

4.2. Фотоэлектрические, излучающие и индикаторные приборы Фоторезисторы, фотодиоды, фототранзисторы, фоторезисторы, фототиристоры. Светодиоды, лазеры. Оптоэлектронные пары. Индикаторы: газоразрядные, люминесцентные, полупроводниковые, жидкокристаллические.

Тематика дополнительного к лекциям материала.

Параметры фотоэлектрических, излучающих и индикаторных приборов Исследование цифро-аналоговых преобразователей Исследование аналого-цифровых преобразователей Исследование усилителя на транзисторе Исследование усилителя с обратной связью Исследование разветвляющего соединения Исследование дифференциального каскада Исследование каскадов на операционных усилителях Исследование цепей питания операционных усилителей Исследование амплитудного ограничителя Исследование счётчиков импульсов и делителей частоты Исследование мультиплексора и демультиплексора Исследование приёмников напряжения и тока

УЧЕБНЫЙ МОДУЛЬ

Комбинационные устройства – это автоматы без памяти. В комбинационных устройствах каждый символ на выходе (логический нуль или логическая единица) определяется состоянием входов только в данный момент и не зависит от того, какой уровень действовал раньше. Комбинационные устройства не сохраняют сведения о прошлой работе устройства.

К комбинационным устройствам относятся:

– логические элементы с разными функциональными возможностями, начиная от самых простых до самих сложных;

– шифраторы;

– дешифраторы;

– преобразователи кодов;

– арифметико-логические устройства;

– цифровые сумматоры;

– мультиплексоры;

– демультиплексоры;

– цифровые компараторы;

– программируемые логические матрицы;

– драйверы.

3.1.1. Шифраторы Шифраторы выполняют преобразование (шифрацию) алфавитноцифровой либо символьной информации в коде “1 из п“, например, десятичном, в более компактный код, например, двоичный. Они строятся на многовходовых логических элементах.



Кодовая комбинация на входе шифратора имеет активное состояние только одной переменной хі входного набора {x1, x2,, …, xn-1}. Выход шифраторов, как правило, параллельный и состоит из m разрядов. Число выходов m однозначно связано с числом входов n. Если n = 2m, т.е. использован полный набор входных и выходных комбинаций, то такой шифратор называют полным.

Например, шифратор 8 – 3 является полным, так как он реализует полный набор возможных комбинаций переменных хі (n = 8) в полный выходной набор yi (m = 3). При этом выполняется равенство 23 = 8.

В неполном шифраторе число входов n не соответствует числу всех возможных выходных комбинаций 2m, причём, всегда n < 2m, т.е. имеется определённое число неиспользованных выходных наборов. Например, шифратор 10 – 4, использующийся для преобразования десятичного кода в двоично-десятичный 8-4-2-1, является неполным, т.к. из возможного числа комбинаций 24 = 16 используется лишь 10, т.е. (0 – 9).

Шифраторы подразделяются на простые и приоритетные.

Простые шифраторы реализуют соответствие m-разрядного числа только от одного активного входа. Они не допускают одновременной активизации нескольких входов, что может иметь место, например, при нажатии нескольких клавиш на клавиатуре.

Приоритетный принцип построения шифратора позволяет одновременно активизировать несколько входов. Реакция шифратора при этом может быть различной, так как строятся они по многим приоритетным признакам.

Приоритетные шифраторы первого типа реагируют лишь на первый во времени сигнал, пришедший на какой-либо вход раньше других.

Приоритетные шифраторы второго типа имеют программированные приоритетные входные комбинации. Если на вход такого шифратора поступает группа символов, среди которых один удовлетворяет условиям приоритета, то шифратор будет работать по алгоритму приоритетного признака. На остальные комбинации шифратор не реагирует.

В приоритетном шифраторе третьего типа выходное число всегда соответствует тому активному входу, который имеет наибольший номер набора. Например, при входном числе {0111}, логическая единица одновременно присутствует на первых трёх входах х1 = 1, х2 = 1, х4 = 1, на выходе приоритетного шифратора установится двоичное число {0100}, соответствующее переменной х4 = 1, а активные входы х1 и х2 игнорируются.

Что касается простых шифраторов, то они довольно быстродействующие и подразделяются на линейные и пирамидальные. Линейные шифраторы строятся по линейному принципу, при котором все одноимённые входы логических элементов подключают к единственной общей шине. Поэтому для реализации линейного шифратора необходимо иметь многовходовые логические элементы, число входов которых равно разрядности m.

Рассмотрим принцип построения полного линейного шифратора 8-3, состояния входов и выходов которого описывает табл. 3.1.1.

Из табл. 3.1.1 видно, что шифратор должен строиться на трёх (по числу выходов у) схемах логического сложения ИЛИ. Эти схемы должны иметь столько входов, сколько логических единиц в соответствующем столбце у табл.

3.1.1. Поскольку в каждом столбце по четыре логические единицы, то схемы ИЛИ должны быть четырёхвходовыми.

Для составления схемы найдём уравнения каждого выхода у1, у2, у3 с помощью табл. 3.1.1. Состояние каждого выхода приведём в виде суммы состояний тех входов хі, которые имеют значения 1 в строке с единичным выходом уk.

Действительно, единицу содержат четыре двоичных числа: 0012 =110;

0112 = 310; 1012 = 510; 1112 = 710.

Для разработки схемы шифратора используем матричную схему, т.е.

систему ортогональных линий (рис. 3.1.1). Матричная схема достаточно наглядна, так как не содержит изгибов линий связи.

Входы собственно шифратора изображены вертикальными линиями, а входы логических схем ИЛИ – горизонтальными (рис. 3.1.1).

Входы каждой схемы ИЛИ должны соединяться с теми входами шифратора, которые содержатся в функциях (3.1.1).

Работу шифратора поясняют таблица состояний (табл.

3.1.1) и уравнения (3.1.1).

Шифратор работает следующим образом.

При входном числе 0 единичный только один вход шифратора х0 = 1. При этом остальные входы нулевые. Подставляя все хі = 0 в уравнения (3.1.1), получаем у3 = 0; у2 = 0; у1 = 0, т.е. выходное число равно 000.

При входном числе 1 единичный вход шифратора х1 = 1. При этом остальные входы нулевые, из-за чего у3 = 0; у2 = 0; у1 = 1, т.е. выходное число равно 001.

Как видно из уравнений (3.1.1), табл. 3.1.1 и схемы (рис. 2.9.1) на первом выходе шифратора у1 = 20 логическая единица появляется тогда, когда единичным будет один из входов: или х1, или х3, или х5, или х7.

Второй выход у2 = 21 = 1 шифратора будет единичным тогда, когда единичным будет один из входов: или х2, или х4, или х6, или х7.

Самый старший выходной разряд у3 = 22 = 4 будет единичным, если на одном из входов шифратора или х4, или х5, или х6, или х7 действует логическая единица.

Для линейных шифраторов характерна незадействованная переменная х0.

Это означает, что при любом состоянии входа х0, на выходе шифратора не будет никаких изменений. Однако, в других случаях активный вход х используется и поэтому предусматривается его наличие.

Для рассмотренного шифратора (рис. 3.1.1) наличие двух либо большего числа активных входов запрещено, и он относится к типу простых неприоритетных линейных шифраторов.

Шифраторы широко используются в цифровых системах для преобразования кодов, например, десятичного в двоичный. С помощью шифраторов кодируются различные символы (в том числе и буквы).





Наряду с полными шифраторами широко используются неполные, например, для преобразования кода “1 из п” в двоично-десятичный.

Условное обозначение неполного шифратора приведено на рис. 3.1.2.

GS – выход группового сигнала, свидетельствующего о наличии хотя бы одного активного С помощью выходов E1 и E 0 можно наращивать разрядность шифратора. При каскадном соединении шифраторов следует выход E 0 предыдущего каскада соединить с входом E1 последующего каскада.

3.1.2. Дешифраторы Дешифраторы в сравнении с шифраторами выполняют обратное преобразование.

Дешифраторами называются комбинационные логические структуры, предназначенные для преобразования (дешифрации) входного кода в символьную или алфавитно-цифровую информацию, т.е. в код “1 из п”, в котором активный только один выход.

Дешифраторы, как и шифраторы, бывают полными и неполными.

Рассмотрим принцип построения полного линейного дешифратора 2 – 4 на логических схемах И. Такой дешифратор имеет 4 двухвходовые схемы И, которые обнаруживают единичные состояния всех входов.

При подаче двоичного числа на входах различных схем И должна быть комбинация прямых и инверсных входных переменных. Поэтому входы дешифратора должны снабжаться инверторами.

Найдём логичное высказывание каждого выхода.

Входное число х2 = 0; х1 = 0 схема И может обнаружить, если к её входам подвести инверсные значения х2 и х1. Тогда у0 = х2 х1 = х2 х1. Таким образом, уравнения состояний выходов дешифратора являются логическими произведениями состояний входов, в которые подставляем прямое состояние входа, если оно единично, и – инверсное, если оно нулевое.

Тогда состояния дешифратора 2 – 4 на схемах И описываются следующими высказываниями:

Схему дешифратора разрабатываем в виде матрицы (рис. 3.1.3). Входы схем 2И D3…D6 соединяем с теми входами дешифратора, которые имеются в уравнениях (3.1.2).

Для пояснения работы дешифратора приведём таблицу его состояний (табл. 3.1.2).

Дешифратор работает следующим образом.

Инверторы D1 и D2 осуществляют инверсию х1 и х2.

Подставляя состояния входов из табл. 3.1.2 в уравнения (3.1.2), убеждаемся в следующем.

При входном числе 0 оба входа нулевые: х2 = 0 и х1 = 0. Подставляя эти значения в уравнения (3.1.2), обнаруживаем, что выход только схемы D единичный: у0 = 1. Это объясняется тем, что при х2 = 0 и х1 = 0 их инверсии единичные, что и обнаруживает схема D3.

на выходе соответствующей схемы будет логический нуль.

Если дешифратор реализовать на схемах 2И, то прямые и инверсные их входы следует сменить на противоположные. Тогда на выходе схемы только с двумя входными единицами будет логическая единица. На выходах других трёх схем будут логические нули.

Что касается неполных дешифраторов, то в них имеется определённое число неиспользованных входных наборов. Довольно распространённым примером является неполный дешифратор 4-10, выполняющий преобразование двоично-десятичного кода в десятичный.

Рассмотрим принцип построения неполного дешифратора 4-10 на схемах логического умножения И. Такой дешифратор содержит 10 четырёхвходовых схем И, каждая из которых обнаруживает единичные состояния всех своих четырёх входов. Поэтому уравнение каждого выхода является логическим произведением состояний входов, в которое подставляем инверсное состояние входа, если он нулевой, и – прямое, если он единичный.

Тогда логические высказывания дешифратора следующие:

Схему дешифратора разрабатываем в виде матрицы (рис. 3.1.3). Входы схем И, имеющие выходы у0 … у9, соединяем соответственно с теми входами дешифратора, которые содержатся в уравнениях (3.1.3).

На рис. 3.1.4 приведено условное обозначение двоично-десятичного счётчика СТ2 – СТ10, двоичные выходы 1, 2, 4, 8 которого подключены соответственно к входам дешифратора х1, х2, х3, х4. Эти входы прямые или инверсные соединены с четырьмя входами схем И в соответствии с функциями (3.1.3).

Так, входы элемента И у0 соединены со всеми инверсными входами 4, 3, 2, 1 дешифратора.

Входы элемента И у1 соединены с инверсными входами дешифратора 4, 3, 2 и прямым 1 и т.д., чтобы произведение состояний входов для каждого выхода у0, … у9 было бы единичным.

Для объяснения работы дешифратора приведём таблицу его состояний (табл. 3.1.3).

Дешифратор работает следующим образом.

Как видно из табл. 3.1.3, при сброшенном счётчике на его выходах нули:

х1 = 0, х2 = 0, х3 = 0, х4 = 0. Подставляя инверсии этих значений 4, 3, 2, 1 в первое уравнение (3.1.3), убеждаемся в том, что только у0 = 1. Это объясняется тем, что схема И обнаруживает только единичные состояния входов. Поэтому при х1 = 0, х2 = 0, х3 = 0, х4 = 0 под единицами окажутся только входы схемы у0, из-за чего у0 = 1. Все остальные выходы нулевые, т.к. хотя бы один из их входов остальных схем И нулевой.

Если счётчик содержит число 1, то единичными будут все входы схемы И у1, из-за чего только этот выход будет единичным: у1 = 1 и т.д. Любому содержимому счётчика в пределах 0 – 9 действует только одна единица на выходах у0, … у9.

3.1.1. Что представляет собой шифратор?

3.1.2. Что представляет собой дешифратор?

3.1.3. Какие шифраторы (дешифраторы) называются полными, а какие – неполными?

3.1.1. Воробйова О.М. Основи схемотехніки: підручник / О.М. Воробйова, В.Д. Іванченко. – [2-ге вид.]. – Одеса: Фенікс, 2009. – С. 290 – 297.

3.1.2. Воробйова О.М. Основи схемотехніки: У 2-х частинах: навч. посіб. / О.М. Воробйова, В.Д. Іванченко. – Одеса: ОНАЗ ім. О.С. Попова, 2004. – Ч.2. – С. 276 – 281.

3.2.1. Преобразователи кодов Преобразователи кодов предназначены для преобразования кодовой комбинации одного кода в кодовую комбинацию другого кода.

Выходом преобразователей является любой код, кроме “1 с п”, имеющий место в дешифраторах. В отличие от шифраторов, на входы преобразователя кода также подаётся любой набор.

Примером может быть преобразователь кода для управления цифровым индикатором.

Довольно распространённым цифровым индикатором является семисегментный (рис. 3.2.1). Каждый сегмент такого индикатора A, B, C, D, E, F, G является светодиодом и может светиться в зависимости от комбинации логических переменных на выходе преобразователя.

Вызывая свечение сегментов в определённых комбинациях, можно получить изображение десятичных цифр 0, 1, …, 9.

Для управления семисегментными индикаторами существуют промышленные преобразователи DС (рис. 3.2.2), преобразующие двоичный код 8–4–2– в семиразрядный, специально предназначенный для управления семисегментным индикатором. На рис. 3.2.2 соединения преобразователя DС с семисегментным индикатором показано жгутом.

Работа преобразователя видна из таблицы состояний (табл. 3.2.1), составленной для активного единичного сигнала.

Преобразователь DС с индикатором работают следующим образом.

Если на входы преобразователя поступает число 0000, то индикатор высвечивает цифру 0. Поэтому при числе 0 (см. табл. 3.2.1) все сегменты единичны, кроме G = 0.

Состояния преобразователя кода 4-7 сегмента: В и С. Поэтому других типов индикаторов, например, матрицы 7 5 точек или матрицы точки; линейных индикаторов амплитуд со шкалами в виде светящегося столбца, движущейся точки, пары точек и др.

Следует заметить, что по традиции преобразователи этой группы иногда называют дешифраторами, и микросхемы, реализующие эти функции, обозначают символами ИД, как обычные дешифраторы, хотя это не совсем точно.

Всё большего распространения приобретают преобразователи двоичнодесятичного кода в коды латинского и русского алфавитов, а также в коды дополнительных символов-знаков.

Такой интерес к этим микросхемам диктуется развитием производства компьютеров, где наиболее часто используются рассмотренные преобразователи.

3.2.2. Мультиплексоры Мультиплексоры осуществляют коммутацию одного из многих информационных входов хі к единственному выходу у. Мультиплексоры имеют множество информационных входов, адресные входы, вход разрешения мультиплексирования (стробирующий вход) и один выход.

Каждому из информационных входов мультиплексора отвечает его адрес, представляющий собой номер, подаваемый двоичным числом на адресные входы.

На рис. 3.2.3 представлен вариант схемы мультиплексора 4-1, выполняющего коммутацию одного из четырёх сигналов х0, х1, х2, х3, к единственному выходу у.

Очевидно, что число информационных входов nинф и число адресных входов nадр связаны соотношением: nадр = 2.

Коммутация одного из всех входов к единственному выходу осуществляется тем, что конъюнкторы D2 … D5 являются ключами. Такой ключ открывает цепь при обоих единичных входах. Поскольку из всех выходов дешифратора адреса D1 только один единичный, то при любом адресе открыта только одна из схем D2 … D5.

Исходя из этого, получаем логическое высказывание мультиплексора Для объяснения работы мультиплексора приведем таблицу его состояний (табл. 3.2.2).

образом.

Разрешение на срабатывание мультиплексора Состояния в целом определяется состоянием управляющего входа Е. При Е = 0, независимо от состояний Адресн.

входов адреса а2 и а1 (в табл. 3.2.2 обозначено Управл.

крестиками Х), мультиплексор не срабатывает. а2 а (3.2.1), получаем у = х0, т.е. к выходу передаётся только информация х0. Это объясняется тем, что только выход 0 дешифратора D1 единичен, а все остальные выходы D нулевые. Поэтому только элемент D2 открыт. При этом на выходе мультиплексора будет информация у = х0 (либо 0, либо 1).

При адресном числе 01 а2 = 0 и а1 = 1. Подставляя эти значения в (3.2.1), получаем у = х1, т.е. к выходу передаётся только информация х1. Это объясняется тем, что только выход 1 дешифратора D1 единичен, а все остальные выходы D1 нулевые. Поэтому только элемент D3 открыт. При этом на выходе мультиплексора будет информация у = х1 ((либо 0, либо 1) и т.д.

При коммутации многоразрядных слов используют несколько мультиплексоров, выходы соединяются по схеме ИЛИ.

3.2.3. Демультиплексоры Демультиплексоры осуществляют коммутацию одного информационного входа к одному из многих выходов с заданным адресом. Демультиплексоры имеют один информационный вход, множество выходов и адресные входы.

Так демультиплексоры осуществляют обратную, по отношению к мультиплексорам, операцию – демультиплексирования.

Демультиплексор можно реализовать по той же схеме, что и мультиплексор (см. рис. 3.2.3), если все информационные входы х0, х1, х2, х3 соединить в один вход х (рис. 3.2.4).

Входы дешифратора а1, а2 адресные. Поэтому в зависимости от адресного числа только один из выходов дешифратора единичен, который открывает лишь один из четырёх конъюкторов D2 … D5.

Входная информация коммутируется к выходу только к одному из четырёх элементов D2 … D5, который открыт в соответствии с адресным числом. Исходя из этого, получаем логические высказывания демультиплексора:

плексора приведём таблицу его состояний Состояния Подставляя в (3.2.2) из табл. 3.2. адрес а2 = 0; а1 = 0, убеждаемся в том, что только на выходе у0 = х, т.е. входной сигнал х передаётся только к одному выходу у0. Это объясняется тем, что при адресе а2 = 0; а1 = 0 только выход дешифратора D1 единичный. Поэтому для входного сигнала х открыт только конъюнктор D2.

При адресе а2 = 0; а1 = 1 таким же образом получим у1 = х и т.д.

Состояния выходов для других адресов видны из табл. 3.2.3.

3.2.4. Цифровые компараторы Цифровые компараторы – это устройства, предназначенные для сравнения двух чисел.

Рассмотрим два целых двоичных числа А и В. При их сравнении могут быть три варианта: А = В; А >B и A < B.

Перший вариант (А = В) реализуется в простейших компараторах, называемых иногда нуль-органами. Такой компаратор обнаруживает только факт равенства или не равенства двух входных чисел А и В и формирует на выходе сигнал равенства (логическую единицу), или не равенства – логический нуль.

Функцию, реализуемую компаратором в этом варианте, можно выразить формулой Числа А и В могут иметь n разрядов и подаваться переменными а1, …, an и b1, …, bn. Компаратор равенства сравнивает отдельные разряды по формуле (3.2.4), записанной для варианта n = 2, Простейший компаратор равенства реализуется на логических схемах “Исключающее ИЛИ” (элементы D1 и D2) и конъюнкторе D (рис. 3.2.5).

На выходе D1 и D2 логическая единица появляется тогда, когда а1 = b1 и a2 = b2, независимо от сравнения логических единиц или логических нулей. Поэтому на выходе у компаратора логическая единица наблюдается лишь в случае, когда оба разряда двоичных чисел А и В равны.

компаратора равенства y1 ( A < B) = a1a2b1b2 a1a2b1b2 a1a2 b1b2 a1a2b1b2 a1a2b1b2 a1a2 b1b2 ;

y 2 ( A > B) = a1a2b1b2 a1a2b1b2 a1a2 b1b2 a1a2b1b2 a1a2b1b2 a1a2 b1b2.

приведено на рис. 3.2.6. Входы анализа используются при каскадировании компараторов с целью Одной из особенностей работы комбинационных устройств является задержка ими выходных сигналов относительно входных.

Действительно, каждый логический элемент, входящий в устройство любой схемы, имеет собственную конечную задержку. Поэтому сигналы на выходе комбинационного устройства появляются только через определённый интервал времени после подачи сигналов на вход.

На рис. 3.2.7 приведена временная диаграмма работы инвертора, из которой видно, что выходной сигнал Uвых задерживается во времени на tз.

Из-за этого времени задержки прежде всего снижается быстродействие, так как длительность выходного сигнала больше входного: tвых > tвх, а также создаются ложные сигналы.

Появление ложных сигналов объясняется следующим. Если на входы комбинационного устройства подаются одновременно несколько сигналов, то вследствие временных задержек создаются логические состязания или “гонки”. На выходе такого комбинационного устройства появляются кратковременные ложные сигналы.

Хотя они и кратковременные, но их появление приводит к сбою работы схем, например, триггера, который сработает от ложного сигнала.

На рис. 3.2.8 приведены временные диаграммы работы схемы 2И без задержки сигналов (рис. 3.2.8,а) и с задержкой (рис. 3.2.8,б).

Из диаграммы видно, что когда сигналы свободны от временной задержки (рис. 3.2.8,а), то их произведение Uвых = Uвх1 Uвх2 = 0, т.е. выходной уровень всегда нулевой.

Если же один из сигналов Uвх2 поражён временной задержкой (рис. 3.2.8,б), то возникают так называемые логические состязания или состязания фронтов.

Из-за этого на выходе вместо нулевого уровня в моменты t1 и t2 возникают кратковременные ложные сигналы, называемые иголками. Они крайне опасны для работы асинхронных цифровых устройств. Избавиться от этих помех можно, например, включением на выходах комбинационных устройств конденсаторов малой ёмкости, но при этом изменяются временные параметры схемы, что необходимо учитывать в дальнейшей работе.

3.2.1. Что представляет собой преобразователь кода?

3.2.2. Что представляет собой мультиплексор?

3.2.3. Что представляет собой демультиплексор?

3.2.4. Какие функции выполняют компараторы?

3.2.5. Особенности работы комбинационных устройств 3.2.1. Воробйова О.М. Основи схемотехніки: підручник / О.М. Воробйова, В.Д. Іванченко. – [2-ге вид.]. – Одеса: Фенікс, 2009. – С. 297 – 303.

3.2.2. Воробйова О.М. Основи схемотехніки: У 2-х частинах: навч. посіб. / О.М. Воробйова, В.Д. Іванченко. – Одеса: ОНАЗ ім. О.С. Попова, 2004. – Ч. 2. – С. 282 – 288.

3.3. ЦИФРО-АНАЛОГОВЫЕ ПРЕОБРАЗОВАТЕЛИ 3.3.1. Общие сведения Сигнал, поступающий от источника информации, может быть аналоговым.

Он описывается непрерывной функцией с мгновенными значениями, распределёнными на каком-то интервале времени. Это, например, речевой сигнал в телефонии и радиовещании, телевизионный сигнал и пр.

Передача и обработка таких сигналов может выполняться двумя способами: аналоговым и цифровым. В последнее время наибольшее распространение получили цифровые системы передачи (ЦСП).

На передающей стороне ЦСП аналоговые сигналы преобразуются в цифро-вые, а на приёмной стороне выполняется обратное преобразование сигналов из цифровой формы в аналоговую.

Основные преимущества цифровых методов обработки и передачи в сравнении с аналоговыми заключаются в высокой помехоустойчивости, принципиальной возможности исключения аппаратурной погрешности при вычислениях, стабильности параметров (независимо от времени и изменений температуры), оперативности смены алгоритма обработки, повышения быстродействия и пр.

Преобразование сигналов из аналоговой формы в цифровую осуществляется в устройствах, называемых аналого-цифровыми преобразователями (АЦП).

Устройства, осуществляющие обратное преобразование сигналов из цифровой формы в аналоговую, называются цифро-аналоговыми преобразователями (ЦАП).

АЦП и ЦАП являются основными функциональными узлами цифровой техники, определяющими точность, быстродействие и конструктивные параметры цифровых радиотехнических систем.

Параметры ЦАП и АЦП можно разделить на две группы: статические и динамические.

Статические параметры, в свою очередь, подразделяются на две подгруппы.

К первой подгруппе статических параметров относятся те, которые определяют энергетические показатели: ток потребления, напряжение питания и т.п.

Ко второй подгруппе относятся параметры, характерные только для преобразователей. Это характеристика преобразования (ХП), разрядность, диапазон и уровни входных и выходных сигналов, дифференциальная нелинейность, абсолютная погрешность преобразования, напряжение смещения нуля на выходе ЦАП либо АЦП.

К динамическим параметрам относятся время преобразования и частота преобразования, определяющие быстродействие ЦАП и АЦП.

3.3.2. Цифро-аналоговые преобразователи Цифро-аналоговыми преобразователями (ЦАП) называют устройства, преобразующие входную цифровую комбинацию в выходную аналоговую величину. Например, входная комбинация хі (рис. 3.3.1) преобразуется в выходное напряжение Uвых.

из суммирования эталонных величин, соответствующих разрядам входного числа.

преобразования: суммирование одинаковых эталонных величин и суммирование эталонных величин с разными весовыми коэффициентами.

В первом случае при формировании выходного аналогового сигнала используется только одна эталонная величина с весовым коэффициентом в один квант.

Во втором случае используются эталонные величины с весовыми коэффициентами, зависящими от номера разряда. При этом в большинстве случаев используются двоичный либо двоично-десятичный коды.

В случае двоичного кода работа ЦАП описывается уравнением:

где Uвых – выходное аналоговое напряжение;

Uоп – опорное напряжение;

хі – весовые коэффициенты соответствующих двоичных разрядов, принимающих значения либо единицы, либо нуля;

n – число разрядов.

Опорным может быть напряжение постоянного либо переменного тока. Из него формируются отдельные эталонные величины, соответствующие значениям разрядов входного числа, которые суммируются и создают дискретные значения выходного напряжения.

Классификация ЦАП может быть по любым признакам:

по способу формирования выходного сигнала (суммирование напряжений, деление напряжений, суммирование токов);

по виду выходного сигнала (с токовым выходом, с выходом по напряжению);

по типу элементов (резистивные, ёмкостные и др.).

ЦАП изготовляют преимущественно в интегральном исполнении.

Широкого применения нашли ЦАП на матрицах резисторов с выходным аналоговым сумматором на преобразователе тока в напряжение.

Матрица резисторов “взвешивает” цифровой сигнал, подаваемый параллельным кодом. Для реализации ЦА преобразования преимущественно используют два типа резистивных матриц:

– на двоично-взвешенных резисторах;

– на резисторах R-2R.

3.3.3. Параметры ЦАП Параметры для данного типа ЦАП разбиваются на две группы:

статические и динамические.

Статические параметры описывают работу преобразователей в статическом режиме и содержат следующее.

Число разрядов n определяется как двоичный логарифм максимального числа кодовых комбинаций на входе ЦАП где b – число возможных кодовых комбинаций на входе ЦАП.

Совокупность значений выходной аналоговой величины хi, (чаще это напряжение Uвых), в зависимости от входного числа Nі, называют номинальной функцией или характеристикой преобразования (ХП). ХП может приводиться в виде графика (рис. 3.3.2), формулы или таблицы.

Значение изменения выходной аналоговой величины при изменении входного числа на единицу называется шагом квантования h.

Количественную связь между входным числом и его аналоговым эквивалентом устанавливает формула где h – шаг квантования;

U – погрешность преобразования;

N – входное число.

складывается из определённого номера разряда xi, принимающего значения либо 0, либо 1.

где n – число двоичных разрядов.

Состояния ЦАП состояний ЦАП (табл. 3.3.1), видно, что при изменении входного числа N на единицу выходное Вх. число N Вых. напряжение Uвых дискретно изменяется на шаг х3 х2 х1 Uвых квантования h.

Шаг квантования и диапазон изменения выходной величины связаны соотношением При уменьшении шага квантования (рис. 3.3.2) ХП 2 приближается к прямой линии 1.

В случае идеального линейного ЦАП все шаги квантования одинаковы.

Реальные характеристики преобразования отличаются от идеальных неодинаковым значением шагов квантования на всей длине ХП. Разность между идеальной ХП и реальной определяет погрешность преобразования.

Погрешность, возникающая в реальном случае, характеризуется рядом параметров: нелинейность, дифференциальная нелинейность, напряжение смещения нуля.

Наименьшее значение изменения выходной аналоговой величины Uвых, которую можно отличить, называется разрешающей способностью.

Разрешающая способность может рассчитываться либо в единицах Uвых, либо в процентах.

Нелинейность L – это максимальное отклонение точки реальной ХП от идеальной. Нелинейность может быть приведенной к выходу и тогда она определяется в относительных единицах по формуле где mах – максимальное отклонение любой точки реальной ХП от идеальной.

Дифференциальная нелинейность LD – это максимальное отклонение фактического шага квантования h от его среднего значения hср, определяемого формулой Абсолютная погрешность преобразования в конечной точке шкалы FS отсчитывается как отклонение значения конечной точки реальной характеристики преобразования от идеальной:

где Uвых max i и Uвых max – выходные напряжения в конечных точках, соответственно реальной и идеальной ХП.

Напряжение смещения нуля – это значение Uвых при нулевом входном числе. Этот параметр определяется как величина, на которую параллельно идеальной, смещается реальная ХП относительно начала координат.

Динамические параметры ЦАП необходимо учитывать потому, что в реальных условиях эксплуатации ЦАП работают при непрерывном изменении входного числа. Отсчёт напряжения на выходе ЦАП должен производиться только после окончания всех переходных процессов. Поэтому быстродействие ЦАП определяется длительностью его переходных процессов, а динамические параметры обусловливают быстродействие и погрешность преобразования.

Важнейшим динамическим параметром является время установления выходного сигнала или время преобразования ts. Оно определяется как время от начала изменения цифрового сигнала на входе ЦАП до появления на выходе относительно неизменного аналогового сигнала. В зависимости от типа ЦАП это может быть время установления выходного тока tsi, или время установления выходного напряжения tsu. В справочниках приводят время установления при скачкообразном изменении входного числа от минимума до максимума, или наоборот.

Другой важный динамический параметр – это время задержки распространения tr. Он определяется продолжительностью времени до момента достижения выходною аналоговою величиной половины максимального выходного значения Uвых max.

3.3.4. Схемы ЦАП Схемы ЦАП выполняются в основном на резистивных матрицах.

Простейшими считаются матрицы на двоично-взвешенных резисторах, так как содержат наименьшее количество резисторов – лишь по одному резистору на каждый двоичный разряд.

Номиналы резисторов, используемых в ЦАП, определяются из ряда 20R, 21R, 22R, …, 2n–1R, где п – порядковый номер разряда.

ЦАП на матрице двоично-взвешенных резисторов с суммированием взвешенных токов иногда называют квантователем (рис. 3.3.3).

R, 2R, 4R, 8R – матрица двоично-взвешенных резисторов;

Е0 – источник стабилизированного опорного напряжения;

A1 – коммутатор;

A2 – сумматор взвешенных токов (преобразователь тока в напряжение).

Входы резисторов матрицы R, 2R, 4R, 8R питаются от источника опорного напряжения Е0. Выходы этих резисторов подключены к единичным К1 и нулевым К0 ключам коммутатора А1. К входам ключей К1 подключены двоичные разряды х4; х3; х2; х1 входного числа N непосредственно, а к входам ключей К0 – через инверторы. Поэтому при любом состоянии входа один из ключей открыт, а другой закрыт.

Наличие в каждом разряде двух ключей, а не одного объясняется следующим.

Для устранения влияния внутреннего сопротивления источника Е0 на точность преобразования нагрузка Е0 должна быть неизменной при любом состоянии ключей. Из этого требования вытекает, что при любом состоянии входов выходы резисторов R, 2R, 4R, 8R должны подключаться к одному и тому же внутреннему сопротивлению. Таким внутренним сопротивлением выбрано нулевое. Так, при нулевом состоянии входов х1 = 0; х2 = 0; х3 = 0; х4 = 0 ключи К подключают выходы резисторов к нулевой шине, а при единичном состоянии ключи К1 подключают выходы резисторов к инвертирующему входу приёмника тока А2, являющемуся виртуальной землей, т.е. тоже к нулевому внутреннему сопротивлению. Следовательно, для неизменной нагрузки Е0 ключи К0 и К должны быть парными дифференциальными.

Единичными ключами К1 все резисторы матрицы связаны с входом сумматора токов А2, а нулевыми К0 – с нулевой шиной. Поэтому выходы резисторов матрицы подключаются либо к входу сумматора токов А2, либо к нулю.

Преобразование входного числа N в напряжение Uвых осуществляется следующим образом.

В зависимости от входного числа N на входах ключей К1 устанавливается соответствующая комбинация логических нулей и единиц. Ключи К1, на входах которых напряжение равно логическому нулю, закрываются и ток через них не течёт, т.е. они не подключают резистор к входу сумматора токов А2.

Так, при нулевом входному числе N = {0000} все ключи К1 закрыты, а К открыты. Поэтому выходы резисторов отключены от входа сумматора I и подключены к нулю. Из-за этого сумма токов на входе сумматора тоже нулевая I = 0. Тогда выходное напряжение равно нулю: Uвых = Q I = 0, где Q – коэффициент преобразования тока в напряжение.

Когда же все разряды входного числа единичны N = {1111}, то состояния ключей меняются на противоположные: ключи К0 закрываются, отключая резисторы от нуля, а ключи К1 открываются, подключая резисторы к входу сумматора А2. Поэтому сумма токов на входе сумматора максимальна I = Іmax, из-за чего выходное напряжение тоже максимально: Uвых max = QІmax.

Промежуточные значения входного числа {0000} < N < {1111} вызывают соответствующие промежуточные пропорциональные значения выходного напряжения 0 < Uвых< Uвых max.

Так, разряд х1 = 1 обеспечит на входе А2 градацию тока І1 =, разряд х2 = 1 обеспечит две таких градации и т.д. Сумма токов на входе сумматора составит Выходное напряжение определится как Принимая в (3.2.8) все значения хі = 1, находим максимальное выходное напряжение Шаг квантования равен градации выходного напряжения от младшего разряда (х1 = 1):

Делением (3.3.11) на (3.3.12) находим, что число шагов квантования четырёхразрядного двоичного ЦАП равно 15.

В зависимости от входного числа N промежуточные значения выходного напряжения принимают значения в пределах 0 < Uвых 15h. Этого числа шагов квантования для современной техники очень мало. Как правило, требуется 102 – 104 шагов. Поэтому возникает задача наращивания разрядности ЦАП.

Из ряда R, 2R, 4R, 8R виден недостаток матрицы на двоично-взвешенных резисторах – значительное количество номиналов резисторов: п. Если учесть прецизионное изготовление каждого резистора, то указанный недостаток существенен. Поэтому в большинстве случаев матрицы на двоичновзвешенных резисторах изготовляют тетрадными, т.е. четырёхразрядными.

Тогда в каждой тетраде лишь четыре резистора. Для увеличения разрядности наращивать количество тетрад (рис. 3.3.4).

Эту задачу решает каскадное соединение тетрад через масштабирующие резисторы с сопротивлениями где Rі – внутреннее сопротивление тетрады. Его проводимость определяется суммой проводимостей всех резисторов откуда внутреннее сопротивление тетрады составляет По формулам (3.3.13) и (3.3.15) можно рассчитать сопротивление масштабирующих резисторов Rm.

Схема ЦАП работает следующим образом.

Старшая тетрада “х 1000” питается полным напряжением Uоп, а каждая последующая тетрада – напряжением, уменьшенным в 10 раз из-за наличия масштабирующих резисторов Rm = 8,1Rі. Так, приведенная схема шестью номиналами резисторов обеспечивает 9999 десятичных градаций выходного напряжения, т.е. 9999 шагов квантования. Количество каскадов для дальнейшего возможного увеличения шагов квантования не ограничивается.

Недостатком ЦАП на матрице двоично-взвешенных резисторов является сравнительно большое количество номиналов: шесть. Этот недостаток устранён в ЦАП на матрице типа R-2R. Преимущество матрицы типа R-2R заключается в простоте её изготовления, так как она имеет лишь два номинала резисторов: R и 2R против шести номиналов матрицы на двоично-взвешенных резисторах.

Схема ЦАП на матрице R-2R приведена на рис. 3.3.5. Она отличается от матрицы на двоично-взвешенных резисторах (рис. 3.3.3) лишь тем, что вместо них использованы резисторы с сопротивлениями 2R, а между ними включены резисторы с сопротивлениями R.

Здесь хп – самый старший разряд, а х1– самый младший.

Подсчитаем количество шагов квантования, обеспечиваемое n-разрядным двоичным ЦАП. Для этого определим сопротивление между каждыми из точек B, C, D, …, F и нулевой шиной (корпусом) и потенциалы этих точек (рис. 3.3.5).

Между точкой F и корпусом включены два параллельно соединённые резисторы с сопротивлениями 2R. Результирующее сопротивление этого соединения составляет RF = R. (Сопротивление ключей К0 и К1 ничтожно малы и их влиянием на сопротивление RF можно пренебречь). Тогда точка F является выходом делителя напряжения с сопротивлением R в каждом плече. Поэтому потенциал точки F будет результатом деления на два входного напряжения этого делителя.

Аналогично потенциал точки D будет результатом деления на два потенциала точки C. Таким же образом убеждаемся в том, что между точкой D и корпусом включено эквивалентное сопротивление RD = R. Тогда потенциал точки D также будет результатом деления на два, но потенциала точки С.

Так, от разряда к разряду потенциал делится на два. Поэтому потенциалы точек B, C, D, …, соответственно равны Е0; (1/2)Е0; (1/4)Е0; …. Из этого следует, что разряд хп = 1 обеспечит на входе преобразователя А2 протекание тока преобразователя тока в напряжение А2 при входном двоичном числе N составит где хі – коэффициент разряда, принимающий значения 0 или 1 в зависимости от двоичного входного числа N.

Выходное напряжение определится как Uвых = Q I, т.е.

где Q – коэффициент преобразования тока в напряжение.

Принимая в (3.3.17) хі = 1 и і = п, находим максимальное выходное напряжение Шаг квантования найдём как разность между любыми двумя смежными членами (3.3.18):

ЦАП в интегральном исполнении выпускаются серийно. Они содержат все элементы, обозначенные на рис. 3.3.5, кроме преобразователя тока в напряжение А2 (рис. 3.3.6,а). Поэтому его подключают к ЦАП внешне (рис.

3.3.6,б). В качестве преобразователя тока в напряжение используют преимущественно операционный усилитель А2, который будет изучаться позднее.

3.3.1. Какие функции выполняют цифро-аналоговые преобразователи (ЦАП)?

3.3.2. Что представляет собой матрица на двоично-взвешенных резисторах?

3.3.3. Какие узлы входят в состав схемы ЦАП на двоично-взвешенных резисторах?

3.3.4. Какие преимущества и недостатки ЦАП на основе матрицы резисторов R-2R?

3.3.1. Воробйова О.М. Основи схемотехніки: підручник / О.М. Воробйова, В.Д. Іванченко. – [2-ге вид.]. – Одеса: Фенікс, 2009. – С. 329 – 339.

3.3.2. Воробйова О.М. Основи схемотехніки: У 2-х частинах: навч. посіб. / О.М. Воробйова, В.Д. Іванченко. – Одеса: ОНАЗ ім. О.С. Попова, 2004. – Ч.2. – С. 318 – 328.

3.4. АНАЛОГО-ЦИФРОВЫЕ ПРЕОБРАЗОВАТЕЛИ 3.4.1. Принцип аналого-цифрового преобразования Аналого-цифровыми преобразователями (АЦП) называются устройства, преобразующие аналоговую величину в пропорциональное число, т.е.

создающие цифровую копию аналоговой величины и таким образом преобразующие аналог в код.

Аналого-цифровое преобразование включает в себя следующие операции:

дискретизацию, квантование и кодирование.

Дискретизацией является выбор из непрерывного во времени аналогового сигнала Uс отдельных мгновенных его значений (рис. 3.4.1), отстоящих друг от друга на определённом промежутке времени t = (ti+1 – ti).

Моменты t1; t2; …; tі-1; tі, в которых определяются мгновенные значения, называются тактовыми моментами времени, а разность между смежными моментами t = (ti+1 – ti) – тактовым интервалом времени. Дискретные значения сигнала следует отсчитывать с таким малым интервалом t, чтобы можно было воспроизвести сигнал в аналоговой форме с возможно меньшей погрешностью (в соответствии с теоремой Котельникова).

Операция квантования складывается из создания сетки так называемых уровней квантования (рис. 3.4.1), сдвинутых один относительно другого на шаг квантования h. При этом каждый уровень имеет свой порядковый номер (0; 1;

2; …).

Кодирование осуществляется тем, что полученные в процессе дискретизации значения аналогового сигнала Uс заменяют ближайшими к ним номерами уровней квантования. Так, значение напряжения в момент t1 заменяется номером 6 ближайшего к нему уровня квантования 6h. В тактовые моменты t2; t3; t4 и t5 значения напряжения Uс заменяются номером 8 ближайшего к ним уровня квантования 8h. Моменту t8 соответствует или номер 3, или номер 2 и т.д.

Итак, квантование – это определение для каждой точки дискретизации сигнала ближайшего номера уровня из существующих.

Процесс квантования вносит погрешность кв, называемую шумом квантования и определяемую в пределах (– h/2 кв + h/2). Уменьшение шума квантования достигается путём уменьшения шага квантования h. Однако это приводит к увеличению числа уровней, из-за чего усложняется АЦП. Чтобы избежать неоправданного наращивания аппаратных средств, шаг квантования выбирают равным допустимой абсолютной погрешности :

Тогда при всегда известном максимальном входном напряжении сигнала Uсmax число шагов квантования составляет Чем больше число уровней квантования, тем точнее цифровая копия аналогового сигнала Uс. Однако это увеличение ограничивается усложнением устройства, так как количество шагов квантования определяет число двоичных разрядов соответствующих узлов аппаратуры. Поэтому число уровней квантования для каждого конкретного случая выбирается из условий заданных параметров преобразования.

Так, например, для телефонной связи допустимая погрешность преобразования составляет (0,5... 1,0)% от максимальной аналоговой величины, т.е.

аналоговый сигнал должен отсчитываться с дискретностью, не больше (0,... 1,0)%. Таким же должен быть и шаг квантования. Тогда из формулы (3.4.2) получаем, что количество шагов квантования должно быть не менее 100.

Ближайшее значение двоичного разряда равно 128. Поэтому для телефонной связи используются 128 … 256 шагов квантования.

Таким образом, при аналого-цифровом (АЦ) преобразовании, состоящем из процессов квантования аналогового сигнала Uс и дальнейшего его кодирования на выходе формируется двоичное n-разрядное число N = { xп, xп-1, xп-2, …, x1}.

Классификация АЦП, используемая в настоящее время, отражает процесс преобразования во времени. По этой классификации все АЦП можно разделить на три основных типа: последовательные, параллельные и параллельнопоследовательные.

К последовательным АЦП относятся те, в которых преобразование осуществляется последовательно во времени, т.е. шаг за шагом. Такими АЦП являются, например, преобразователи развёртывающего действия, следящие АЦП, преобразователи напряжения в частоту, АЦП интегрирующего типа и др.

Все эти АЦП позволяют получать высокую разрядность, но обладают низким быстродействием.

Параллельные АЦП осуществляют одноразовое преобразование сигнала.

Такие АЦП являются более быстродействующими и обеспечивают частоты преобразования 100 – 400 МГц. К недостаткам параллельных АЦП относится существенное усложнение схемы из-за увеличения числа компонентов при увеличении разрядности выходного числа.

Параллельно-последовательные АЦП базируются на двухступенчатом алгоритме преобразования: сначала определяются старшие разряды выходного числа первым малоразрядным параллельным АЦП, а затем выделяется остаток аналогового сигнала, который определяется вторым малоразрядным параллельным АЦП. Связь между этими двумя параллельными АЦП осуществляется по последовательному алгоритму.

3.4.2. Параметры АЦП Все параметры АЦП, так же, как и ЦАП, можно разделить на две группы:

статические и динамические.

Важнейшими статическими параметрами АЦП являются те, которые характеризуют погрешность преобразования и к которым относятся следующие.

Число разрядов или разрядность – это ближайшее целое двоичного логарифма номинального значения выходного числа N:

При подаче на вход АЦП линейного переменного напряжения на выходе наблюдается последовательное изменение чисел.

Зависимость между преобразуемым входным аналоговым напряжением Ux и выходным числом N называется характеристикой преобразования (ХП) (рис. 3.4.1).

Характеристика преобразования ХП АЦП может приводиться в виде таблиц, графиков либо формул. ХП описывается рядом параметров. Точки на оси абсцисс соответствуют напряжению межчисловых переходов.

Под напряжением межчислового перехода понимается такое входное напряжение, статистические вероятности преобразования которого в заданном и предыдущем значениях выходного числа равны.

Для идеального АЦП напряжения межчисловых переходов соответствуют опорным напряжениям, формируемым ЦАП.

На рис. 3.4.2 приведена линейная ХП (1), создаваемая при неограниченном уменьшении шага квантования h. Начальное опорное напряжение реальной ХП (2) составляет UREF1 = 0. Для получения ХП идеального АЦП необходимо, чтобы напряжение первого межчислового перехода U1 отстояло на h/2 от начального опорного напряжения UREF1 = 0. Аналогично, напряжение последнего межчислового перехода (Ui+1) должно отличаться от максимального опорного напряжения UREF2 на половину шага квантования ХП.

Для идеального АЦП ширина ступеньки равна шагу квантования Реальная ХП АЦП может значительно отличаться от идеальной из-за неидентичности шагов квантования.

Отклонение реальной ХП от идеальной определяет погрешность АЦП и характеризуется следующими параметрами: нелинейность; напряжение сдвига нуля; дифференциальная нелинейность.

Нелинейность АЦП – это отклонение входного напряжения в любой точке реальной ХП от определённого по идеальной ХП в той же точке. Этот параметр характеризует отклонение центров ступенек реальной ХП от прямой линии, аппроксимирующей номинальную ХП.

Действительное входное напряжение в нулевой точке ХП, относительно номинального нулевого напряжения, определяет напряжение сдвига нуля.

Аналитически это напряжение показывает параллельный сдвиг ХП вдоль оси абсцисс.

Дифференциальная нелинейность АЦП – это отклонение действительных шагов квантования ХП от их среднего значения. Дифференциальная нелинейность определяет отличие реальной ступеньки между смежными числами от идеальной.

Диапазон преобразований – это разность между максимальным и минимальным значениями входного напряжения Для расчета количества шагов квантования используют понятие относительной погрешности АЦ преобразования = 2, где п – число разрядов.

Если относительная погрешность АЦ преобразования задана, то её принимают относительным шагом квантования и тогда количество шагов квантования составляет Например, допустимая относительная погрешность преобразования составляет = 10 3. Тогда количество шагов квантования равно 1000. Это число обеспечивают 10 двоичных разрядов АЦП: 210 = 1024.

К динамическим параметрам относятся быстродействие и время преобразования.

Быстродействие АЦП характеризуется временем преобразования или частотой преобразования.

Время преобразования tc – это интервал времени между моментами появления двух смежных выходных чисел.

Контрольные вопросы 3.4.1. Какие функции выполняют аналого-цифровые преобразователи (АЦП)?

3.4.2. В чём заключается принцип АЦ преобразования? Из каких процессов он состоит?

3.4.3. Параметры АЦП.

3.4.4. Что называется относительной погрешностью преобразования?

3.4.1. Воробйова О.М. Основи схемотехніки: підручник / О.М. Воробйова, В.Д. Іванченко. – [2-ге вид.]. – Одеса: Фенікс, 2009. – С. 339 – 351.

3.4.2. Воробйова О.М. Основи схемотехніки: У 2-х частинах: навч. посіб. / О.М. Воробйова, В.Д. Іванченко. – Одеса: ОНАЗ ім. О.С. Попова, 2004. – Ч. 2. – С. 329 – 343.

Известно много способов АЦ преобразования и каждый из них имеет свои преимущества и недостатки для конкретных практических случаев.

Среди схем АЦП наиболее часто встречаются АЦП развёртывающего преобразования, следящие АЦП и АЦП параллельного кодирования.

3.5.1. АЦП развёртывающего преобразования Принцип работы АЦП развёртывающего преобразования заключается в сопоставлении входного напряжения Ux (рис. 3.5.1,а) с эталонным U0, линейным наращиванием эталонного напряжения U0 и формирования чисел N1, N2, …, Nі, пропорциональных входному напряжению Ux, когда эталонное напряжение U0 достигнет входного: U0 = Uх.

Структурная схема АЦП развёртывающего преобразования (уравновешивания) приведена на рис. 3.5.2.

В состав АЦП развёртывающего преобразования входят следующие устройства:

– генератор прямоугольных импульсов D1;

– счётчик импульсов D2;

– формирователь единичного импульса D3, D4 для запуска регистра D6;

– компаратор А1;

– воспроизводящее устройство А2, которым может быть цифровой индикатор, интерфейс передачи и пр.

АЦП работает следующим образом.

С каждым импульсом генератора D1 содержимое счётчика D2 увеличивается на единицу, из-за чего эталонное напряжение U0 на выходе ЦАП D возрастает на один шаг квантования h.

Так, в момент t1 в счётчик D2 поступает один импульс и поэтому U0 = 1h. В момент t2 содержимое счётчика равно 2, из-за чего U0 = 2h. В момент t эталонное напряжение составляет U0 = 3h и т.д. Таким образом, содержимым счётчика D2 является номер уровня эталонного напряжения U0.

После каждого импульса генератора D1 через полупериод на выходе инвертора D3 появляется фронт для запуска триггера D4, чтобы записать в регистр D6 содержимое счётчика D2. Однако запуск триггера D4 происходит не всегда, а только при U0 Uх. (Следует заметить, что инвертор D3 и триггер D выполняют функцию формирователя единичного импульса, схема которого не имеет значения, и может быть иной. Здесь приведен один простейший из многих других возможных вариантов).

До момента t3 сигнал Uх недокомпенсирован (U0 < Uх) и поэтому D = 0.

Триггер D4 остаётся в нулевом состоянии, из-за чего содержимое счётчика D2 в регистр D6 не записывается.

В момент t3 на третьем импульсе в счётчике D2 сигнал перекомпенсирован (U0 > Uх) эталонным напряжением U0 = 3h, из-за чего на выходе компаратора D = 1. Триггер D4 подготовлен к взводу. Через полупериод после момента t3 на входе С триггера появляется фронт и триггер D4 взводится, записывая содержимое счётчика D2 в регистр D6, т.е. 3. Так, в момент t3 значения входного напряжения Uх преобразовалось в номер уровня 3h, т.е. в число 3.

Невзирая на большое или малое входное напряжение Uх, счётчик D2 после перекомпенсации продолжает накапливать импульсы до полной ёмкости. При этом триггер D4 остаётся во взведенном состоянии. Фронта на его выходе нет, и поэтому содержимое регистра D6 не обновляется.

В момент t4 счётчик D2, переполнившись, сбрасывается. Сигнал Uх снова недокомпенсирован (U0 < Uх) и поэтому D = 0. Следующий фронт инвертора D сбрасывает триггер D4. Его выходной срез при этом не обновляет запись в регистр D6, оставляя в нём содержимое 3.

С момента t5 процесс заполнения счётчика D2 и последствий этого повторяется. К моменту t6 сигнал Uх недокомпенсирован (U0 < Uх) и поэтому D = 0. Триггер D4 остаётся в нулевом состоянии, из-за чего содержимое счётчика D2 в регистр D6 не записывается.

В момент t6 в счётчик D2 поступило 6 импульсов. При этом эталонное напряжение U0 = 6h превышает входное Uх, т.е. наступает перекомпенсация сигнала (U0 > Uх), из-за чего D = 1. Триггер D4, взводясь, записывает в регистр D6 новый номер уровня эталонного напряжения U0 = 6h, т.е. 6. Так, в момент t входное напряжение Uх преобразовалось в номер уровня 6h, т.е. число 6 и т.д.

Таким образом, с каждым фактом перекомпенсации сигнала (U0 > Uх) обновляется содержимое регистра D6, являющееся результатом аналогоцифрового преобразования. Эти результаты поступают на воспроизводящее устройство ВУ А2, назначение и схема которого для каждой отдельной задачи свои. ВУ может быть дешифратором цифрового индикатора, преобразователем кода, интерфейсом системы передачи данных и пр.

Преимуществом АЦП развёртывающего преобразования (рис. 3.5.2) является высокая разрешающая способность, обусловленная отсутствием обратной связи (связь А1 – D4 не является обратной, так как не влияет на роботу элементов тракта сигнала: D2, D5 и др.). Поэтому можно без появления самовозбуждения увеличивать коэффициент усиления компаратора А1, повышая тем самым разрешающую способность.

Существенным недостатком АЦП развёртывающего преобразования является очень низкое быстродействие. Оно обусловлено тем, что независимо от уровня входного напряжения Uх (рис. 3.5.1,б), счётчик импульсов D2 (рис.

3.5.2) начинает свою работу с нуля (моменты t0, t4, t7 и т.п.) для каждого преобразования (моменты t3, t6,...,.). При этом тратится значительное время t3 … t4. Этот недостаток устранён в следящем АЦП.

3.5.2. Следящий АЦП Схема следящего АЦП приведена на рис. 3.5.4.

Она отличается от схемы АЦП развёртывающего преобразования (рис.

3.5.2) лишь тем, что счётчик импульсов D6 (рис. 3.5.4) реверсивный, а выход D компаратора А1 связан с дополнительными элементами D2, D4 для управления направлением счёта.

АЦП работает следующим образом.

До момента t3 (рис. 3.5.3) эталонное напряжение U0 меньше входного Uх.

Сигнал недокомпенсирован (U0 < Uх), из-за чего D = 0 и поэтому инвертором D2 и схемой И D3 открыт вход сложения +1 счётчика D6. Тогда в моменты t1, t2 и t3 счётчик D6 накапливает импульсы, повышая посредством ЦАП D эталонное напряжение U0.

В момент t3 на третьем импульсе в счётчике D6 сигнал перекомпенсирован (U0 > Uх) эталонным напряжением U0 = 3h, из-за чего на выходе компаратора D = 1. Триггер D7 подготовлен к взводу. Через полупериод после момента t3 на входе С триггера появляется фронт и триггер D7 взводится, записывая содержимое счётчика D6 в регистр D8. Так, в момент t3 входное напряжение Uх преобразовалось в номер уровня 3h, т.е. в число 3.

При перекомпенсации (U0 > Uх) напряжение D = 1 закрывает элементами D2 и D3 вход +1 и открывает схемой И D3 вход вычитания –1 счётчика D6.

Поэтому в момент t4 содержимое счётчика D6 уменьшается на единицу, понижая тем самым эталонное напряжение U0 на один шаг квантования h. Входное напряжение Uх становится недокомпенсированным (U0 < Uх), из-за чего напряжение D = 0 элементами D2, D3 и D4 возвращает режим сложения счётчика D6.

В момент t5 содержимое счётчика D6 увеличивается на единицу, повышая эталонное напряжение U0 на один шаг h, но сигнал остаётся недокомпенсированным (U0 < Uх). Поэтому режим счётчика D6 не изменяется и в момент t содержимое счётчика увеличивается до 4. Поскольку при этом наступает перекомпенсация (U0 > Uх), то содержимое 4 заноситься в регистр D8.

Далее этот процесс продолжается. Так, в момент t7 эталонное напряжение U0 уменьшиться на h, в моменты t8 и t9 увеличится соответственно на h и в момент t9 перекомпенсирует сигнал. В счётчике D6 и соответственно в регистре D8 будет число 5 и т.д.

Так, эталонное напряжение U0 изменяется не на весь свой диапазон, как в АЦП развёртывающего преобразования, а лишь на несколько шагов квантования, “следя” за входным напряжением Uх. Это “слежение” и повышает быстродействие.

Основным недостатком следящего АЦП является наличие в нём обратной связи (А1 – D6). Поэтому следящие АЦП склонны к самовозбуждению. Из-за этого усиление в компараторе А1 должно быть меньше, чем в АЦП развёртывающего преобразования. Тогда и разрешающая способность меньше.

Следующим недостатком является то, что время преобразования хоть и меньше, чем в АЦП развёртывающего преобразования, однако может занимать несколько шагов квантования.

Этот недостаток устранён в АЦП параллельного кодирования, где время преобразования всегда равно лишь одному шагу квантования.

3.5.3. АЦП параллельного кодирования АЦП параллельного кодирования наиболее быстродействующие. Высокое быстродействие обеспечивается за счёт одновременного сравнения входного сигнала с многими уровнями эталонного напряжения.

Простейшая схема семи-разрядного АЦП параллель-ного кодирования (далее – параллельного АЦП) приве-дена на рис. 3.5.5.

Этот делитель имеет выводы эталонного напряжения через каждый шаг квантования. Количество выводов равно числу разрядов в коде “1 из п”.

Все выходы делителя соединены с первыми входами компараторов А1 – А7, на вторые входы которых подано входное напряжение Ux, подлежащее АЦ преобразованию.

Выходы компараторов k1 … k7 соединены соответственно с D-входами триггеров D1… D7, прямые выходы которых подключены к входам х1… х шифратора D8.

Параллельный АЦП работает следующим образом.

Входное напряжение Uх сопоставляется со всеми опорными напряжениями, снимаемыми с выходов делителя, одновременно. В зависимости от него выходы компараторов приобретают значения, приведенные в табл. 3.5.1.

напряжение Состояния компараторов k1 – k7 по команде С запоминаются соответственно триггерами D1– D7. Из схемы рис. 3.5.5 и табл. 3.5.1 видно, что на входы х1 – х7 шифратора D8 поступает номер того уровня опорного напряжения, которому равно входное напряжение Uх, с погрешностью ± h/2, где h – шаг квантования.

Таким образом, любое входное напряжение с любым количеством шагов квантования преобразуется в число лишь за один такт синхроимпульса С.

Поэтому быстродействие параллельного АЦП наибольшее.

Условное обозначение АЦП приведено на рис. 3.5.6.

Недостатком АЦП параллельного кодирования являются значительные аппаратурные затраты, пропорциональные разрядности преобразователя.

Например, при заданной допустимой погрешности преобразования 1%, т.е.

шаге квантования 1%, в соответствии с формулой (3.4.2) необходимо реализовать 100 шагов квантования. Для этого необходимы свыше резисторов, 100 компара-торов, 100 триггеров и 100-входовий шифратор.

Реализовать эти требования довольно сложно.

большим шагом квантования, а затем оставшуюся часть входного напряжения в пределах до одного большого шага преобразуют мелкими шагами квантования.

Пусть допустимая погрешность АЦ преобразования составляет = 1%.

Тогда шаг квантования h = также равен 1%, а количество шагов достигнет = 100, для чего необходимо оборудование 100 унитарных разрядов.

0, Используем два АЦП по 10 шагов квантования в каждом. Шаги квантования будут равны соответственно 10% для первого АЦП и 1% – для второго.

При этом первый АЦП будет компенсировать входное напряжение с погрешностью ± 5%, а остаток напряжения < 10 % будет компенсировать второй АЦП с погрешностью ± 0,5%. Тогда шаг квантования, как и в параллельном АЦП равен 1 %, но необходимы лишь 20 унитарных разрядов, а не 100.

Схема такого параллельно-последовательного АЦП приведена на рис. 3.5.7.

Она содержит два АЦП D1 и D5. АЦП D1 использует опорное напряжение Uоп, а АЦП D5 – в 10 раз меньше. Поэтому шаг квантования АЦП D составляет h1 = = 0,1 U (т.е. 10%), а шаг квантования АЦП D5 равен h2 = = 0,01U (т.е. 1%). В итоге получается 100 шагов квантования.

АЦП работает следующим образом.

Благодаря инвертору D2 преобразователи D1 и D5 срабатывают поочерёдно: сначала фронтом С = 1 выставляется число на выходах D1, а через полпериода при С = 0 фронт C = 1 появится на выходе D2 и выставит число на выходах D5.

Число АЦП D1 посредством ЦАП D3 преобразуется в аналоговое напряжение U0. Это напряжение с точностью h1 = 10% вычитается из Uх вычитателем D4, на выходе которого останется непреобразованная часть Uх – U0 входного напряжения Uх. Этот остаток Uх – U0 поступает на второй АЦП D5, в котором преобразуется с точностью h2 = 1%.

Результаты преобразования с выходов АЦП D1 поступают к входам старших разрядов цифрового сумматора D6, а с выходов АЦП D2 – к входам младших разрядов. Весовые коэффициенты этих разрядов отличаются в нашем случае в 10 раз.

Пусть входное напряжение, преобразуемое в число, равно Uх = 99h2. Тогда число на выходе сумматора D6 равно 99. Это осуществляется следующим образом.

На выходах АЦП D1 будет число 8 + 1 = 9. Сумматором D6 оно воспринимается как 90.

На выходах АЦП D2 будет число 8 + 1 = 9. В итоге 90 + 9 = 99. При этом на выходах сумматора D6 будет двоичное число 1100011, десятичный эквивалент которого составит 64 + 32 + 3 = 99.

Так, число 99 получено не 99 унитарными разрядами, а лишь двадцатью.

Недостатком параллельно-последовательного АЦП является удвоенное время преобразования в сравнении с параллельным АЦП и сравнительно большое количество элементов, но лучшего пока нет.

3.5.1. Что представляет собой АЦП развёртывающего преобразования? Его преимущества и недостатки.

3.5.2. Что представляет собой следящий АЦП? Его преимущества и недостатки.

3.5.3. Что представляет собой АЦП параллельного кодирования? Его преимущества и недостатки.

3.5.4. Что представляет собой параллельно-последовательный АЦП? Его преимущества и недостатки.

3.5.1. Воробйова О.М. Основи схемотехніки: підручник / О.М. Воробйова, В.Д. Іванченко. – [2-ге вид.]. – Одеса: Фенікс, 2009. – С. 343 – 351.

3.5.2. Воробйова О.М. Основи схемотехніки: У 2-х частинах: навч. посіб. / О.М. Воробйова, В.Д. Іванченко. – Одеса: ОНАЗ ім. О.С. Попова, 2004. – Ч.2. – С. 333 – 343.

3.6. ПРИМЕНЕНИЕ ОТРИЦАТЕЛЬНОЙ ОБРАТНОЙ СВЯЗИ

3.6.1. Эмиттерный повторитель Повторители предназначены для согласования высокого сопротивления источника сигнала с низким входным сопротивлением последующего каскада.

Коэффициент передачи напряжения идеального повторителя равен единице:

КU = 1, т.е. выходное и входное напряжения совпадают. Это обеспечивает усиление тока и мощности при сохранении неизменного входного напряжения.

Отсюда следует, что повторитель должен иметь высокое входное и низкое выходное сопротивления.

откуда находим напряжение между базой и эмиттером Из формулы (3.6.2) видно, что выходное напряжение Uвых= ІЭRЭ практически целиком отнимается от входного Uвх, т.е. RЭ создаёт последовательную отрицательную обратную связь, что повышает входное сопротивление.

Найдём соотношения между Uвх и Uвых, для чего выразим UБЭ и Uвых через ток базы ІБ :

где h11Э = – входное сопротивление транзистора с общим эмиттером.

Подставляя (3.6.3) в (3.6.1), получаем При RЭ >> h11Э, что всегда выполняется выбором сопротивления RЭ, и с учётом соотношения ІБ 1 – коэффициент передачи тока базы.

Подставляя соотношение Uвых = ІЭRЭ и (3.6.9) в формулу (3.6.8), получаем т.е. входное сопротивление эмиттерного повторителя в раз больше сопротивления в цепи эмиттера.

Таким образом, эмиттерный повторитель является трансформатором сопротивлений – входное сопротивление Rвх намного больше сопротивления RЭ в эмиттерной цепи.

Этот вывод и формула (3.6.10) полностью справедливы для любого транзисторного каскада с сопротивлением RЭ в эмиттерной цепи.

Принципиальная схема эмиттерного повторителя приведена на рис. 3.6.2. Она отличается от схемы (рис. 3.6.1) лишь тем, что здесь раскрыто питание цепи базы через делитель напряжения R1, R2. Этот делитель обеспечивает напряжение питания базы Найдём входное сопротивление эмиттерного повторителя с учётом действия делителя напряжения R1, R2.

Напряжение UБ определяется соотношением или Расчёт цепи питания базы следует начинать с определения сопротивления резистора R1. Сопротивление R1 должно быть таким, чтобы могло пропустить и ток базы, и ток резистора R2. Принимая равенство этих токов, находим Здесь ІБ и UБ определяются в соответствии с формулами (3.6.9) и (3.6.13).

Входное сопротивление эмиттерного повторителя с учётом действия делителя напряжения R1, R2 составляет Из (3.6.15) видно, что резисторы R1 и R2 снижают входное сопротивление эмиттерного повторителя и поэтому их сопротивления не могут быть сколь угодно большими.

Уменьшение Rвх резисторами R1 и R2 является существенным недостатком эмиттерного повторителя.

Этот недостаток значительно меньше проявляется в повторителях на полевых транзисторах (истоковые повторители).

3.6.2. Истоковые повторители Структурная схема истокового повторителя приведена на рис. 3.6.3.



Pages:   || 2 | 3 |
Похожие работы:

«¦ УДК 51(06) Издание осуществлено С88 при поддержке РФФИ, проект № 99–01–14016 С88 Студенческие чтения НМУ. Вып. 1. — М: МЦНМО, 2000.— 224 с. ISBN 5-900916-52-9 В книге представлены лекции, прочитанные в Независимом московском университете в 1997–98 г., предназначенные для широкой аудитории. Их цель — рассказать о некоторых областях математики и описать новые идеи. Для студентов, аспирантов и преподавателей математических специальностей. УДК 51(06) ­ МЦНМО, 2000 c ISBN 5-900916-52- Студенческие...»

«План-график проведения открытых занятий на 1 семестр 2013-2014 уч. года преподавателями академии Аудито ФИО Вид Дата Время Кафедра рия Группа Дисциплина Тема занятий преподавателя занятий 1 2 3 4 5 6 7 8 9 Светова Ю.А. Производство Разведение Лекция Породы животных 16.09.13 12.00- 4425 231 продукции с.-х. животных 13.30 животноводства Семина С.А. Переработка Технология 18.09.13 12.00- 5101 254- с.-х. продукции хранения, Лекция Приготовление соленопереработки и квашеных продуктов стандартизация...»

«Волков Константин Геннадьевич К нам присоединился настоящий душман, так как нас было от них не отличить Я родился 16 ноября 1962 года в Москве. Здесь же пошел в первый класс и в 1980 году закончил среднюю школу №390. Я поступал в институт им. Баумана, сдал все экзамены, но по конкурсу не прошел. Решил учиться в техническом училище №12 на радиомонтажника. Окончил училище с отличием и начал работать по специальности на московском радиозаводе Темп, находившемся на улице Землячка. Мне сразу дали...»

«2013.01.22. Йога Триада. Введение. Лекция 61. Сегодня 22 января 2013 года. Меня зовут Вадим Запорожцев. Я преподаю йогу. Это у нас занятие по тантра триаде. Изучаем мы мужское и женское во всех проявлениях. Вся информация на сайтах хранится на сайтах: www.openyoga.ru, www.happyoga.narod.ru, www.yogacenter.ru. Прежде чем излагать сегодняшнюю лекцию, я хочу поделиться радостной для меня вещью. Сегодня перед нашими лекциями меня порадовало, что мы начали пробивать тему йоги рода, родовой йоги....»

«Министерство образования и науки Российской Федерации ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ТЕХНОЛОГИИ И ДИЗАЙНА М. Б. Есаулова Н. Н. Кравченко ОБЩАЯ И ПРОФЕССИОНАЛЬНАЯ ПЕДАГОГИКА Утверждено Редакционно-издательским советом университета в качестве учебного пособия Санкт-Петербург 2011 УДК 37.01 (075) ББК 74.58 Е81 Р е ц е н з е н т ы: кандидат педагогических наук, доцент кафедры...»

«Межправительственная океанографическая комиссия Доклады руководящих и основных вспомогательных органов Тридцать пятая сессия Исполнительного совета Париж, 4-14 июня 2002 г. ЮНЕСКО SC-2002/CONF.204/CLD.32 IOC/EC-XXXV/3 Париж, 21 июня 2002 г. Оригинал: английский (SC-2002/CONF.204/CLD.32) IOC/EC-XXXV/3 – page (i) СОДЕРЖАНИЕ Стр. ОТКРЫТИЕ СЕССИИ 1. ОРГАНИЗАЦИЯ РАБОТЫ СЕССИИ 2. УТВЕРЖДЕНИЕ ПОВЕСТКИ ДНЯ 2. НАЗНАЧЕНИЕ ДОКЛАДЧИКА 2. УЧРЕЖДЕНИЕ СЕССИОННЫХ КОМИТЕТОВ 2. ПРЕДСТАВЛЕНИЕ РАСПИСАНИЯ РАБОТЫ И...»

«1 2 Содержание № Название раздела Страница раздела Обозначения и сокращения 1 4 Вводная часть 2 5 Предмет учебной дисциплины (медицинская информатика) 2.1 5 Цель и задачи освоения учебной дисциплины (медицинская 2.2 5 информатика) Место учебной дисциплины (медицинская информатика) в структуре 2.3 ООП ВПО ИГМУ Требования к результатам освоения дисциплины (медицинская 2.4 информатика) Разделы дисциплины (медицинская информатика) и компетенции, 2.5 которые формируются при их изучении Основная...»

«О - 130 О - 131 ОИ - 132 ОИ - 133 ОИБ - 134 0ИБ – 135 Понедельник Физика, лб Хим., лб ФИЗИКА ФИЗИКА 9.30 – 11.05 лекция доц. Хлябич П.П. лекция доц. Хлябич П.П. Хим., лб Физика практ ИНФОРМАТИКА ХИМИЯ 11.15 – 12. лекция доц. Воронов Г.И. лекция доц. Гончаров А.В. Математика Физика практ практика Информ.,лб Хим., лб ФИЗИКА Математика 13.30 – 15. лекция доц. Хлябич П.П. практика Информ.,лб Хим., лб Физика практ Физика, лб 15.15 – 16. Вторник Физика практ Физика, лб Хим., лб 9.30 – 11. Физика...»

«Формирование системы инновационного Образования в МГУ им.М.В.Ломоносова Новые материалы и химические технологии СОВРЕМЕННЫЕ ФУНКЦИОНАЛЬНЫЕ МАТЕРИАЛЫ Академик Ю.Д.Третьяков Профессора Е.А.Гудилин А.Р.Кауль А.В.Шевельков Лекция 8. Магнетики 1 Магнитные материалы -Основы теории магнетизма, типы магнитных материалов. -Магнитомягкие и магнитожесткие материалы. -Пути повышения магнитной энергии материалов. -Магнитодиэлектрики (ферриты). -Новые магнитоактивные композиты и материалы для магнитной...»

«ТЕОРИЯ ГРУПП И СИММЕТРИЙ; ЛЕКЦИИ ДЛЯ СТУДЕНТОВ–ФИЗИКОВ 1 Содержание 1 Введение 7 2 Конечные группы 8 2.1 Лекция 1. Понятие симметрии. Определение группы и подгруппы. Отображения. Примеры групп и отображений.................. 8 2.2 Лекция 2. Группы симметрий правильных n-угольников (диэдральные группы Dn ). Смежные классы. Классы сопряженных элементов. Фактор группа. Прямое произведение групп................... 18 2.3 Лекция 3. Группа перестановок Sn...»

«МАТЕМАТИКА И КОМПЬЮТЕРНЫЕ НАУКИ 010200.68 (Магистратура) АННОТАЦИИ УЧЕБНЫХ ДИСЦИПЛИН АННОТАЦИЯ УЧЕБНОЙ ДИСЦИПЛИНЫ ФИЛОСОФИЯ И МЕТОДОЛОГИЯ НАУЧНОГО ЗНАНИЯ Уровень основной образовательной программы магистратура Направление(я) подготовки (специальность) 010200 Математика и компьютерные науки Форма обучения очная Срок освоения ООП нормативный Цели освоения учебной дисциплины: Познакомить магистрантов с историей развития натурфилософских представлений, становления и развития современной...»

«Лекция 5. Доверительные интервалы Грауэр Л.В., Архипова О.А. CS Center Санкт-Петербург, 2014 Грауэр Л.В., Архипова О.А. (CSC) Лекция 5. Доверительные интервалы Санкт-Петербург, 2014 1 / 31 Cодержание Содержание Доверительные интервалы 1 Общая схема построения доверительных интервалов Асимптотические доверительные интервалы Точные доверительные интервалы для нормальной генеральной совокупности Доверительное оценивание по вариационному ряду Доверительный интервал для медианы Критерии...»

«МИНИСТЕРСТВО АГРАРНОЙ ПОЛИТИКИ УКРАИНЫ ГОСУДАРСТВЕННЫЙ КОМИТЕТ РЫБНОГО ХОЗЯЙСТВА УКРАИНЫ КЕРЧЕНСКИЙ ГОСУДАРСТВЕННЫЙ МОРСКОЙ ТЕХНОЛОГИЧЕСКИЙ УНИВЕРСИТЕТ КАФЕДРА ЭКОНОМИКИ ПРЕДПРИЯТИЯ ПРОИЗВОДСТВЕННЫЙ МЕНЕДЖМЕНТ КРАТКИЙ КУРС ЛЕКЦИЙ для студентов специальности 7.050107 Экономика предприятия КЕРЧЬ, 2009 2 Автор: Масленников А.И., к.в.н., доцент кафедры экономики предприятия Керченского государственного морского технологического университета (КГМТУ). Рецензенты: Конспект лекций рассмотрен и одобрен...»

«©В.И. Моисеев, 2012 Лекция 49 общего курса. О золотом сечении и математике гармонии План 1. Золотое сечение и его смысл 2. К истории исследования золотого сечения 3. О математике гармонии 4. Бесконечноподобные конечности 5. Операции на бесконечноподобных конечностях 6. Бесконечноподобие как режим замыкания 7. Двуполюсное количество в золотом сечении 8. Золотое сечение как мера акцента плерональной структуры 9. Золотосеченные квантования континуума 10. Квантование как выражение R-анализа 11....»

«Лекция 9. Автор: Муравьев Сергей Евгеньевич кандидат физико-математических наук, доцент кафедры теоретической ядерной физики НИЯУ МИФИ На сколько увеличится внутренняя энергия одноатомного Домашнее задание идеального аза в процессе изобарического расширения, если газу сообщили при этом количество теплоты Q 30 кДж? Некоторое количество идеального одноатомного газа сначала расширяется изотермически. При этом газ совершает работу A 103 Дж. Затем газ нагревают изобарически, сообщая ему в n 2 раза...»

«Материально-техническое обеспечение образовательной деятельности Уровень, ступень, вид образовательной программы (основная / дополнительная), направление подготовки, специальНаименование оборудованных учебных кабинетов, объектов для проведения практических занятий, объектов физической культуры и спорта с перечнем основного оборудования п/п ность, профессия, наименование предмета, дисциплины (модуля) в соответствии с учебным планом 1 2 3 Русский язык Кабинет русского языка и литературы, культуры...»

«Лекция 5 Термодинамика фазовых равновесий в двухкомпонентных конденсированных гетерогенных системах • В двухкомпонентных системах возможны четыре вида двухфазных равновесий: Ж – П; К – П; К – Ж; К – К. • Системы, в которых отсутствует газовая фаза или же ею можно пренебречь, называются конденсированными. • Если система содержит 2 компонента (А и В), то её состояние зависит не только от температуры и давления (внешних факторов), но ещё и от состава. • В изобарных или изотермических условиях...»

«Лекция 6 6. ВНУТРЕННЕЕ СТРОЕНИЕ ЗВЕЗД 6.1. Условия равновесия внутри звезды Математически условия внутреннего равновесия звезды могут быть выражены четырьмя дифференциальными уравнениями, описывающими распределение масс, давление газа, производство энергии и ее перенос в звезде. Выведем эти уравнения. Гидростатическое равновесие. Первое дифференциальное уравнение выводится из условия, что должны уравновешиваться сила давления, обусловленная тепловым движением молекул газа, и сила гравитации....»

«К. Кёниг Лечебно-педагогическая диагностика 6 лекций, прочитанных с 12 по 18 мая 1965 года в лечебнопедагогическом терапевтикуме Берлин - Цеелендорф Karl Kоnig: Heilpadagogische Diagnostik, 1972 ЛЕКЦИЯ 1 Три формы диагностирования Ответить на вопрос - что представляет собой лечебная педагогика, очень нелегко. На разных уровнях рассмотрения мы, без сомнения, получим разные ответы. Но, думаю, что все со мной согласятся, если я скажу, что лечебная педагогика - это искусство практическое. Я думаю,...»

«Библиотека буддийских лекций Тушита 123456 Автор: Досточтимый геше Джампа Тинлей Перевод: Майя Малыгина Расшифровка: Дхарма-центр Тушита Редакция: Дхарма-центр Тушита Общая лекция 1. Мотивация при слушании Учения 2. Драгоценная человеческая жизнь 2.1 - Определение драгоценной человеческой жизни 2.2 - Восемь свобод 2.2.1 - Свобода от рождения в отдаленных от учения районах 2.2.2 - Свобода от рождения неполноценным человеком. 2.2.3 - Свобода от приверженности ложным взглядам 2.2.4 - Свобода от...»









 
2014 www.konferenciya.seluk.ru - «Бесплатная электронная библиотека - Конференции, лекции»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.